雙相位鎖定迴路助力 數位中頻系統擺脫時鐘抖動

作者: 孫凱
2013 年 02 月 24 日
本文根據光纖接入數位中頻系統的時鐘使用情況,分析時鐘抖動對類比數位轉換器(ADC)和相位鎖定迴路(PLL)性能影響的原理,包括相位鎖定迴路基本原理和相位雜訊優化方式,最後提出採用雙相位鎖定迴路完成去抖和時鐘分發的解決方案。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

T-Clock技術助攻 PXI實現同步整合測試

2012 年 06 月 25 日

高速ADC加持 4G基地台效能大增

2010 年 11 月 18 日

真實傳達訊號 DAC搭起數位/類比橋樑

2010 年 12 月 02 日

降低電壓降/善用驅動器 I<sup>2</sup>C打造高性能形象

2011 年 04 月 25 日

實現高速應用 FPGA擔綱多重相位調變

2011 年 04 月 25 日

滿足DALI匯流排通訊需求 32位元MCU實現智慧燈控

2012 年 12 月 03 日
前一篇
安立知RTD軟體實現快速LTE-RCS量測
下一篇
測試系統軟硬體兼施 HDMI產線測試一把罩